Samsung рассчитывает повысить плотность размещения транзисторов за счёт новых технологий
Компания не готова отставать от главных конкурентов.
Долгое время способность производителей процессоров повышать плотность размещения транзисторов была основным критерием, определяющим их быстродействие, но возникающие на пути разработчиков естественные физические барьеры заставляют их искать новые варианты дальнейшего развития полупроводниковой техники. Как отмечает TrendForce, южнокорейская компания намерена применять новые компоновочные решения наряду со своими конкурентами в лице Intel и TSMC.
Источник изображения: Samsung Electronics
В частности, в рамках техпроцесса SF2Z, который будет соответствовать 2-нм литографическим нормам и будет освоен в 2027 году в условиях массового производства, Samsung намеревается внедрить подвод питания к чипу с оборотной стороны кристалла. В терминологии этого производителя она называется BSPDN. По словам представителей компании, она сама по себе позволяет на 17% сократить площадь кристалла, на 8% поднять скорость переключения транзисторов, а также на 15% улучшить энергетическую эффективность.
Попутно Samsung будет использовать и более совершенные структуры транзисторов в своих чипах. Впервые компания перешла на использование транзисторов с окружающим затвором (GAA) ещё в 2022 году, но второе поколение технологии она собирается внедрить в текущем полугодии в рамках 3-нм техпроцесса SF3. Последний обеспечит за счёт такой структуры транзисторов увеличение быстродействия на 30%, уменьшение площади кристалла на 35%, а также улучшение показателей энергетической эффективности на 50% по сравнению с технологией GAA первого поколения.
