Процессор ЭВМ ЕС-1020. Микропрограммное управление09.05.2023 12:01

Введение

До появления Системы 360 все процессоры имели схемное (аппаратное) управление, т. е. каждый сигнал, управляющий ходом операций в процессоре, вырабатывался логическими схемами самого процессора на основе текущей информации о его состоянии, хранящейся в регистрах и триггерах (в частности, используя код текущей выполняемой команды). Сложность аппаратуры такого процессора прямо зависит от сложности его архитектуры, в частности, от богатства системы команд, а для изменения логики его работы (например, для изменения или расширения системы команд) требуется менять его схему.

В младших и средних моделях Системы 360 впервые было использовано микропрограммное управление. Суть его состоит в том, что управляющие сигналы не формируются аппаратурой напрямую, а извлекаются из микропрограммной памяти, технически обычно являющейся постоянным запоминающим устройством (ПЗУ). Все управляющие сигналы, извлекаемые из ПЗУ как единое целое и управляющие аппаратурой процессора в течение одного такта, называются микрокомандой, а совокупность микрокоманд, выполняемых одна за другой для достижения определённой цели (как правило, для выполнения одной команды процессора), — микропрограммой.

Микропрограммное управление позволяет резко упростить аппаратуру процессора, а значит, сделать его более дешёвым, что объясняется несколькими причинами. Во-первых, ПЗУ обычно стоит намного дешевле, чем логические схемы, реализующие аналогичные функции — даже с учётом того, что для управления выборкой микрокоманд из ПЗУ нужна аппаратура, отсутствующая в машинах со схемным управлением. Во-вторых, можно уменьшить разрядность АЛУ и информационных трактов, но реализовать сложную и «широкую» систему команд за счёт разбиения сложной обработки многоразрядных величин на несколько тактов (то же самое можно сделать и в машине со схемным управлением, но это резко увеличит сложность блока управления, что, скорей всего, сведёт на нет любые получаемые от упрощения АЛУ преимущества). В-третьих, становится проще, дешевле и быстрее процесс разработки: при обнаружении ошибок в выдаваемых управляющих сигналах надо лишь внести изменения в микропрограммную память, а не перекраивать схемы процессора. Наконец, в-четвёртых, резко упрощается возможность расширения системы команд вплоть до её полной замены: опять-таки, надо лишь поменять содержимое микропрограммной памяти.

Вместе с тем, первые годы бытовало убеждение, что микропрограммные процессоры всегда будут медленнее, чем процессоры со схемным управлением. По этой причине ранние старшие модели Системы 360 имели схемное управление, аналогичным образом обстояло дело и у нас: у ЕС-1020 и ЕС-1030 управление микропрограммное, а у ЕС-1050 — схемное. Время показало ошибочность этого убеждения: процессор с микропрограммным, а точнее, со смешанным аппаратно-микропрограммным управлением может быть столь же быстрым, как и процессор с чисто схемным управлением, поэтому в более поздних машинах пошли именно по этому пути.

В определённой степени написание микропрограммы схоже с написанием программы на языке ассемблера, однако между ними есть очень существенное различие. Машинные команды, отражением которых является язык ассемблера, привязаны к определённой архитектуре (скажем, у IA-32, ARM и Системы 360 языки ассемблера совершенно разные, поскольку это совершенно разные архитектуры), но не связаны с конкретной аппаратной реализацией этой архитектуры, поэтому программа, написанная, например, на языке ассемблера для архитектуры IA-32, будет успешно выполняться на ПК с процессорами и Intel, и AMD, причём любых — при условии, конечно, что эта программа не использует команды, реализованные в одних процессорах, но отсутствующие в других (архитектуры постепенно развиваются и расширяются). В противоположность этому, микрокоманды привязаны к конкретной аппаратной реализации и напрямую управляют действиями аппаратуры конкретной модели процессора. Кроме того, команда ассемблера обычно задаёт одно-два действия (скажем, сложить два числа, находящихся в регистрах процессора), а микрокоманда одновременно может задавать десятки различных действий, что, опять-таки, связано с особенностями аппаратуры (переслать значение из одного регистра в другой, выполнить в АЛУ такую-то операцию, сбросить тот триггер и установить этот, перейти на ту или другую микрокоманду…).

Структура блока микропрограммного управления

Структурная схема блока микропрограммного управления (БМУ) и временная диаграмма его работы приведены на рисунках.

Структура блока микропрограммного управления, скан из [1]

Временная диаграмма работы БМУ, скан из [1]

В состав БМУ входят:

• постоянная память ПП, хранящая микропрограммы;

• регистр микрокоманды РМК, принимающий текущую выполняемую микрокоманду из ПП и передающий её на дешифраторы полей микрокоманды, сигналы с выходов которых управляют работой процессора;

• регистр адреса постоянной памяти РАПП, в который заносится адрес следующей выполняемой микрокоманды, с чего начинается её считывание из ПП;

• узел занесения информации в РАПП (УЗАН РАПП), являющийся, по сути, мультиплексором, подающим на вход РАПП ту или иную информацию;

• узел формирования адреса микрокоманды УФАМ, управляющий работой узла занесения;

• регистры адресов возврата РВМ и РВС.

Длина микрокоманды процессора ЕС-2020 составляет 64 бита, биты РМК нумеруются слева направо — старший бит имеет номер 0, младший 63, что соответствует порядку, принятому в Системе 360. Назначение её полей будет подробно рассмотрено ниже.

Ёмкость постоянной памяти — 8192 микрокоманды; соответственно, регистр адреса содержит 13 разрядов. В отличие от подавляющего большинства других регистров процессора, биты РАПП (а также РВС и РВМ) нумеруются справа налево — номер 0 имеет младший разряд.

Постоянная память

На момент создания ЕС-1020 микросхемы ПЗУ ещё не производились. Инженеры IBM, судя по доступным документам, любили использовать так называемую конденсаторную постоянную память, создатели же ЕС ЭВМ предпочитали трансформаторную. Принцип её работы очень прост.

Как известно, переменный ток, протекающий в проводнике, порождает переменное магнитное поле, которое, в свою очередь, наводит переменный ток во всех проводниках, до которых может «дотянуться». На этом явлении электромагнитной индукции основана работа трансформатора: если через его первичную обмотку пропустить переменный ток, во вторичной обмотке тоже возникнет ток с той же частотой, а его амплитуда будет соотноситься с амплитудой тока в первичной обмотке в соответствии с числом витков в обмотках; в частности, при равенстве числа витков в обеих обмотках ток во вторичной обмотке по своим характеристикам совпадает с током в первичной обмотке.

Подавать на трансформатор переменный ток в непрерывном режиме не обязательно. Достаточно пропустить через первичную обмотку одиночный импульс или короткую пачку импульсов — и тогда во вторичной обмотке тоже возникнет импульс или пачка импульсов. Именно это свойство используется в трансформаторной памяти.

В первом приближении, когда происходит обращение к некоторой ячейке постоянной памяти, дешифратор, стоящий на выходе адресного регистра, формирует импульс, проходящий через все трансформаторы, относящиеся к адресуемой ячейке памяти. В трансформаторах тех битов, из которых должна считываться логическая единица, вторичная обмотка физически присутствует — и в ней возникает ответный импульс. В тех же битах, из которых должен считываться нуль, провод вторичной обмотки пропущен в обход трансформатора — и импульс в нём, естественно, не возникает. Далее все эти провода поступают на усилители считывания, на выходе которых формируются правильные логические уровни; считанная информация запоминается в регистре данных.

Конечно, иметь 524 288 трансформаторов, чтобы хранить 8К 64-разрядных слов постоянной памяти процессора ЕС-2020, является весьма накладным по объёму и стоимости. К счастью, имеется простой способ резко уменьшить габариты ПП. Заключается он в том, что каждый трансформатор «хранит» не один, а сразу 128 бит информации: он имеет одну первичную и 128 вторичных обмоток. Малые габариты трансформатора обеспечиваются тем, что все обмотки являются вырожденными — состоят из одного витка. Упрощается и дешифрация адреса: вместо громадного дешифратора на 13 входов и 8192 выходов имеется два дешифратора на 6 и 7 входов и 64 и 128 выходов соответственно.

Стоимость ПП трансформаторного типа при серийном производстве весьма невелика благодаря тому, что промышленностью была освоена технология автоматизированного производства печатных обмоток и сборки трансформаторов с разъёмными сердечниками, что сводило к минимуму участие людей в этом процессе. В то же время трансформаторное ПЗУ оставляет возможность ручной модификации содержимого ячеек: достаточно перерезать ненужные дорожки и вместо них проложить требуемые связи тонким проводом, либо идущим мимо сердечника, либо проходящим через него, — отсюда, кстати, и пошёл термин «прошивка», означающий процесс записи информации в ПЗУ и само содержимое постоянной памяти.

ПП в ЕС-2020 имеет модульную организацию. Каждый модуль содержит 512 слов и состоит из 128 карт, каждая из которых может заменяться индивидуально. Она расположена на раме B; помимо карт памяти, на этой раме, судя по всему, расположена и остальная аппаратура БМУ (РАПП, РВМ и РВС, дешифраторы адреса, усилители считывания и РМК).

Формат микрокоманды

64 разряда микрокоманды разделены на 18 полей, управляющих различными блоками процессора. Их можно объединить в пять групп:

• управление работой арифметического блока (БА);

• управление работой оперативной памяти;

• управление занесением информации в различные регистры и триггеры;

• управление адресом следующей микрокоманды;

• прочие биты.

Формат микрокоманды показан на рисунке. Заметим, что в [1] информация неполна, она дополняется сведениями, почерпнутыми из [2].

Формат микрокоманды, скан из [1]

Управление работой БА

Работой БА управляют четыре поля микрокоманды:

• поле A (биты 5:8) задаёт операнд A, подаваемый на один из входов АЛУ;

• поле ФУНКЦИЯ (биты 9:12) указывает, какая операция должна выполняться;

• поле B (биты 13:17) задаёт операнд B, подаваемый на другой вход АЛУ;

• поле ДЕФОРМАЦИЯ B (биты 18:20) определяет способ передачи операнда B на соответствующий вход АЛУ.

Кроме этих четырёх полей, в подаче операндов в БА могут участвовать ещё одно или два поля:

• поле КСТ/АПСТ (биты 45:48) может содержать четыре старших разряда константы. Если для формирования адреса следующей микрокоманды используется операция длинного перехода, это поле содержит часть адреса перехода (см. далее), поэтому, если в той же микрокоманде задано использование константы, старшие её разряды будут нулевыми;

• поле КМЛ (биты 49:52) может содержать четыре младших разряда константы.

Подробно устройство и работа БА будут описаны в соответствующей статье, здесь же заметим, что АЛУ процессора ЕС-2020 — однобайтовое, что предопределяет низкую производительность 32-разрядной машины (и её относительно небольшую стоимость).

В поле A кодируется один из 16 возможных источников информации для входа A, как показано в следующей таблице:

Большинство из источников операнда А — внутренние регистры процессора, о назначении которых будет сказано в одной из последующих статей. Здесь заметим, что РА — это регистр входа А АЛУ, и данное поле определяет, что именно будет занесено в этот регистр для последующего использования в АЛУ. Если поле А содержит комбинацию 0000, состояние РА во время выполнения данной микрокоманды не изменяется, а на вход АЛУ подаётся значение, занесённое в него предыдущей микрокомандой.

Код 1111 задаёт обнуление РА, а код 1001 — занесение в него константы, содержащейся в разрядах 44:52 или 49:52 микрокоманды (эти биты мы ещё несколько раз встретим позднее — они имеют несколько функций).

Поле B задаёт один из 30 возможных источников второго входа АЛУ, а точнее, его входного регистра РВ; два последних значения не используются:

Как и в предыдущем случае, на вход АЛУ подаются либо нули, либо константа из микрокоманды, либо содержимое одного из регистров. В данном случае стоит, забегая вперёд, сделать небольшое пояснение относительно регистров с именами вида РРN, где N — цифра. Эти регистры принадлежат пульту управления, каналам и тому подобному оборудованию и существуют в нескольких экземплярах; к какому именно из экземпляров выполняется обращение, задаётся битами 2:5 регистра РБС, который будет обсуждаться в одной из следующих статей.

Легко заметить, что среди регистров нет ничего, напоминающего доступные программисту регистры общего назначения, регистры с плавающей запятой или PSW. Это неудивительно: то, что является регистром с точки зрения программиста, вовсе не обязательно является таковым с точки зрения разработчика процессора. Конкретно в ЕС-2020 регистры общего назначения и регистры с плавающей запятой вообще не являются регистрами — это ячейки оперативной памяти, содержимое же PSW «размазано» между несколькими «настоящими» регистрами и триггерами процессора и, опять-таки, ячейками памяти, о чём будет сказано в одной из следующих статей.

Поле ФУНКЦИЯ задаёт одну из 15 возможных операций АЛУ и имеет ещё одно специальное значение:

Обозначения логических операций в таблице соответствуют привычным побитовым операциям языка C; в оригинальных советских документах и литературе того времени использовались другие обозначения.

Назначение большинства операций понятно из их обозначения. Операции А ТРАНЗИТ и В ТРАНЗИТ означают прямую передачу операнда А и В соответственно на выход АЛУ без выполнения какой-либо операции. ДВ и ДЕС в обозначениях операций сложения и вычитания обозначают, как можно догадаться, двоичные и десятичные операнды соответственно (напомню, что система команд Системы 360 содержит команды десятичной арифметики, обрабатывающие двоично-кодированные десятичные числа переменной длины). Наконец, «косвенная функция» означает операцию, заданную в одной из предыдущих микрокоманд и занесённую в регистр косвенной функции (РКФ); эта возможность даёт возможность частично совмещать микропрограммы, реализующие разные команды (например, очевидно, что команды И, ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ выполняются, в общем-то, одинаково, различаясь лишь собственно функцией АЛУ; для таких случаев и предназначена косвенная функция).

Подробно выполнение операций будет рассмотрено в статье, посвящённой устройству БА.

Последнее из полей управления работой БА, ДЕФОРМАЦИЯ В, содержит три бита и кодирует способ передачи операнда В из регистра РВ на собственно вход АЛУ:

Подробнее выполнение микроопераций, задаваемых этим полем, будет рассмотрено при обсуждении устройства БА; там же станет яснее, зачем все они, кроме самой первой, понадобились (спойлер: главным образом, для реализации команд десятичной арифметики).

Управление работой памяти

Работой памяти управляют три поля микрокоманды:

• поле АДРЕС (биты 21:23) определяет источник адреса памяти;

• поле РЕЖИМ (биты 24:25) задаёт выполняемую операцию;

• поле ТИП (биты 26:27) указывает тип памяти, к которой выполняется обращение.

Подробнее работа с памятью и регистры, которые могут содержать адреса, рассматриваются в следующих статьях, здесь же приводится расшифровка данных полей.

Источник адреса обращения к памяти определяется тремя битами поля АДРЕС:

Операция (поле РЕЖИМ) задаётся двумя битами:

Тип памяти (поле ТИП) также задаётся двумя битами:

Управление занесением информации в регистры и триггеры

Записью результата операции в АЛУ в различные регистры управляет поле С (биты 0:4), а многофункциональное поле УСТАНОВ (биты 28:32) отвечает, главным образом, за установку и сброс отдельных триггеров процессора.

Пятибитовое поле С задаёт запись информации в следующие регистры:

Поле УСТАНОВ также состоит из пяти разрядов и задаёт следующие микрооперации:

Изрядная часть микроопераций поля УСТАНОВ влияет на работу БА или модифицирует отдельные разряды РБС, они будут рассмотрены в соответствующих статьях. Здесь же остановимся на прочих операциях данного поля.

Микрооперации 0ТБП и 1ТБП соответственно сбрасывают и устанавливают триггер блокировки прерывания ТБП. Когда он установлен, микропрерывания по особым случаям адресации и защиты и по машинному сбою (см. ниже) заблокированы. При нормальной работе машины эти микропрерывания разрешены; их запрет требуется на время выполнения сброса процессора, а также в некоторых диагностических микропрограммах.

Микрооперации 0ТВК и 1ТВК изменяют состояние триггера выборки команды ТВК. Его точное назначение не описано; похоже, это просто индикатор выполнения выборки: он устанавливается в её начале и сбрасывается при завершении.

Микрооперации 0ТАК и 1ТАК изменяют состояние триггера адреса команды ТАК. Нулевое значение этого триггера указывает, что адрес команды находится в регистре РМФЕ, единичное — что он сохранён в локальной памяти. Сохранение адреса требуется, главным образом, при выполнении команд формата SS, имеющих два операнда в памяти: РМФЕ в такой ситуации используется в качестве регистра адреса одного из операндов. Когда он не нужен для адресации данных, в нём находится адрес команды, т. е. содержимое битов PSW[40:63]: это позволяет ускорить процесс выборки команды (не тратится время на обращения к локальной памяти).

Микрооперации 1ПЗУ и 2ПЗУ управляют состоянием триггера постоянной памяти ТПП, являющегося, по сути, старшим разрядом РАПП (см. ниже раздел, описывающий формирование адреса микрокоманды).

Микрооперация 1ПСО устанавливает триггер потенциала состояния останова ПСО (названия триггеров почти всегда начинаются с буквы Т, а регистров — с буквы Р, но имеются исключения), что переводит процессор в состояние «стоп». Хотя в этом состоянии, как и в состоянии «ожидание», задаваемом программой в PSW, процессор команды не выполняет, между ними имеются следующие принципиальные различия:

• состояние «ожидание» устанавливается программой по своей инициативе; в состояние «стоп» программа перевести процессор не может — переход в него происходит только в результате ручных манипуляций с пультом управления машиной (в частности, при нажатии кнопки «Стоп»);

• процессор автоматически выходит из состояния «ожидание», если появляется незамаскированный запрос прерывания; из состояния «стоп» он сам не выходит никогда (человек должен нажать на пульте управления кнопку «Пуск»; кроме того, в многопроцессорных или многомашинных комплексах процессор может выйти из состояния останова по приказу другого процессора).

Микрооперация 1ТТО устанавливает триггер тяжёлого останова ТТО, в результате чего процессор переходит в состояние тяжёлого останова (останова по аппаратной ошибке). В отличие от обычного останова, при этом прекращается выработка всех серий сигналов синхронизации, кроме основных сигналов С1–С4, а для выхода из него надо сначала сбросить состояние тяжёлого останова. В процессе выполнения обычных микропрограмм, реализующих систему команд машины, отвечающих за прерывания и т. п., эта микрооперация не используется: в случае возникновения фатального сбоя ТТО устанавливается аппаратно. Она предназначена исключительно (или почти исключительно — не имея полного технического описания процессора, судить об этом со стопроцентной уверенностью нельзя) для микропрограмм диагностики процессора: если такая микропрограмма обнаруживает не то состояние процессора, которое должно иметь место в процессе выполнения теста, она останавливает дальнейшую работу.

Чтобы обеспечить микропрограммное управление весьма многочисленными триггерами каналов ввода-вывода и при этом не раздувать микрокоманду редко используемыми микрооперациями, разработчики процессора ЕС-2020 пошли не совсем обычным путём. Если в текущей микрокоманде установлен бит 59 либо если поле С задаёт запись результата в регистр РР1, то биты РМК[45:49] (поле КСТ/АПСТ целиком и старший бит поля КМЛ) определяют операцию, выполняемую с триггерами выбранного для работы канала. Подробнее соответствующие микрооперации будут описаны в статьях, касающихся выполнения операций ввода-вывода.

Управление формированием адреса следующей микрокоманды

Адрес следующей выполняемой микрокоманды при отсутствии аппаратных запросов на его смену (о них будет сказано отдельно) задаётся пятью полями, а также микрооперациями 1ПЗУ и 2ПЗУ поля УСТАНОВ:

• поле УСЛ1 (биты 33:36) управляет формированием бита 1 адреса следующей микрокоманды;

• поле УСЛ0 (биты 37:41) управляет формированием бита 0 адреса следующей микрокоманды;

• поле М (биты 42:43) определяет способ формирования следующего адреса;

• поле КСТ/АПСТ (биты 45:48) может содержать либо старшую половину константы, либо часть разрядов адреса следующей микрокоманды;

• поле АПМЛ (биты 53:58) почти всегда содержит часть разрядов адреса следующей микрокоманды.

Два значения поля УСЛ1 определяют нулевое и единичное значение разряда 1 адреса следующей микрокоманды, ещё два (1100 и 1111) не используются. Все остальные значения задают проверку значения того или иного триггера и по результату этой проверки заносят в 1-й разряд адреса либо нуль (условие не выполнено), либо 1 (условие выполнено):

Все проверяемые полем УСЛ1 триггеры входят в состав либо регистра РБС, либо байта состояния арифметико-логического блока ББА, их функции будут рассмотрены в соответствующих статьях.

Поле УСЛ0 работает аналогичным образом (коды 10110 и 11000–11111 не используются), но определяет состояние нулевого разряда адреса следующей микрокоманды:

Помимо уже упоминавшихся, это поле даёт возможность проанализировать состояние следующих триггеров:

• ТВВВ — триггер запроса прерываний ввода-вывода и внешних прерываний; устанавливается при появлении соответствующих запросов;

• ТЦП — триггер центрального процессора, он же разряд 0 регистра РБД; сброшен при выполнении микропрограмм процессора и установлен при выполнении микропрограмм каналов;

• ТБЗ — триггер блока защиты; установлен, если у процессора нет блока защиты памяти (технически это, скорее, не триггер, а линия с жёстко установленным логическим уровнем);

• ТРП — триггер разрешения пакета; установлен,

  © Habrahabr.ru