Tosiba и WD разрабатывают 128-слойную память 3D NAND
Компания Toshiba со своим стратегическим партнёром Western Digital готовят память 3D NAND высокой плотности, состоящую из 128 слоёв.
По номенклатуре Toshiba чип будет называться BiCS-5. Несмотря на высокую плотность, чип будет основан на памяти TLC, а не новой QLC. Это связывают с продолжающимися проблемами при производстве QLC и низким процентом выхода годных отпечатков. Однако за счёт повышения числа слоёв чипы будут иметь объём 512 Гб, что на треть больше, чем у 96-слойных чипов. Первые коммерческие продукты на основе 128-слойной памяти появятся в 2020 или 2021 годах.
Структура памяти BiCS-5 от Toshiba 
Сообщается, что чипы BiCS-5 имеют четырёхплоскостную конструкцию. Их ядра разделены на 4 секции, или плоскости, доступ к которой осуществляется независимо. Для сравнения, BiCS-4 имела две плоскости. Благодаря этому скорость записи на канал также удвоится и составит 132 МБ/с. Кроме того, в новых микросхемах используется инновационное размещение логической цепи под самым нижним «слоем» с данными, что позволяет на 15% экономить размер ядра.
Аналитики считают, что новые микросхемы будут изготавливаться на 300 мм блинах с выходом годной продукции выше 85%.
Полный текст статьи читайте на nvWorld.ru
