TSMC объяснила, каких приоритетов будет придерживаться в освоении 2-нм технологии
Высокой энергоэффективности и умеренной себестоимости.
Преодолев изучение всех 29 страниц стенограммы квартальной отчётной конференции TSMC, мы располагаем достаточным количеством информационных поводов, связанных с развитием всей полупроводниковой отрасли. К концу 2025 года TSMC, как известно, собирается наладить массовый выпуск 2-нм изделий. Представители компании пояснили, какие факторы считают главными при реализации соответствующих планов.
Источник изображения: TSMC
Как отмечалось ранее, переход на 2-нм технологию с новой структурой транзисторов повысит скорость их переключения на 10–15% относительно техпроцесса N3E, либо позволит при неизменном быстродействии снизить энергопотребление на 20–30%. Плотность размещения транзисторов увеличится не так сильно, с учётом запланированных изменений в их структуре — где-то на 20%.
По словам председателя совета директоров TSMC Марка Лю (Mark Liu), компания могла бы пойти на более агрессивное увеличение плотности размещения транзисторов, но это вылилось бы в удорожание конечной продукции для клиентов. Вместо этого она собирается развивать как использование чиплетов, так и трёхмерную компоновку полупроводниковых изделий. Это компенсирует скромные показатели изменения планарной плотности размещения транзисторов.
