lowRISC выпустил первый preview-релиз
lowRISC, проект создания свободной (лицензия BSD) 64-бит System-on-Chip на архитектуре RISC-V, объявил о выпуске первого preview-релиза. Для загрузки доступны:
компилятор HDL Chisel доработанный исходный код Rocket (генератора SoC, используемого в lowRISC) исходные коды FPU стандарта IEEE-754–2008 и подсистемы памяти симуляторы кросс-компиляторы Для использования всего этого богатства на FPGA нужен Xilinx Vivado 2014.4.
В используемый 64-бит вариант RISC-V ISA разработчиками lowRISC добавлена поддержка тегированной памяти (tagged memory); в собственно SoC добавлена реализация концепции вспомогательных ядер (minion cores). Описание добавленных возможностей доступно здесь (ветеранам ЕС ЭВМ радоваться: канальные процессоры снова с нами).
lowrisc, riscv
