AMD Versal Prime Gen 2: адаптивные SoC для ускорения обработки информации
Они разработаны для ускорения обработки информации в самых требовательных приложениях.
Компания AMD представила новое поколение адаптивных систем на кристалле (SoC) Versal Prime серии Gen 2. Эти микросхемы разработаны для ускорения обработки информации в самых требовательных приложениях. Адаптивные SoC способны динамически перестраиваться для решения разнообразных задач. Новинки от AMD оснащены передовыми технологиями, такими как Compute Express Link (CXL) 3.1, быстрая память LPDDR5X и высокоскоростной интерфейс PCIe 6.0. Сочетание этих компонентов обеспечивает максимальную производительность и эффективную передачу данных.
Благодаря инновационным технологиям, Versal Prime Gen 2 может обрабатывать большие объемы данных в режиме реального времени. Это особенно актуально для современных центров обработки данных, телекоммуникационных сетей, научных исследований и даже космической отрасли. CXL 3.1 и LPDDR5X предоставляют быстрый доступ к обширным массивам памяти, что критически важно для ресурсоемких вычислений, таких как анализ больших данных или машинное обучение.
Салил Радж, глава подразделения адаптивных и встраиваемых вычислений AMD, подчеркивает, что Versal Prime Gen 2 помогает клиентам компании оптимизировать использование системных ресурсов. Новые чипы увеличивают пропускную способность и улучшают взаимодействие с памятью, что в результате повышает производительность и позволяет извлекать ценные сведения из данных.
Высокоскоростные интерфейсы PCIe 6.0 и CXL 3.1 гарантируют мгновенный обмен информацией между процессором и ускорителями. PCIe 6.0 вдвое быстрее, чем PCIe 5.0, используемый в решениях конкурентов, а CXL 3.1 удваивает скорость передачи данных по сравнению с CXL 2.1. Более того, CXL обеспечивает согласованность памяти, что упрощает построение гетерогенных вычислительных систем.
Использование памяти LPDDR5X и поддержка модулей расширения CXL позволяют Versal Prime Gen 2 работать с колоссальными объемами информации. Технология Multi-Headed Single Logic Device (MH-SLD) позволяет рационально распределять память между несколькими устройствами без использования коммутатора.
Защита информации также является приоритетом. Versal Prime Gen 2 — первое FPGA-устройство с аппаратной поддержкой шифрования данных PCIe IDE. Встроенное шифрование в контроллерах памяти DDR и высокопроизводительные криптографические модули обеспечивают надежное хранение данных.
Инструменты разработки для Versal Prime Gen 2 будут доступны во втором квартале 2025 года, инженерные образцы — в начале 2026 года, а серийное производство начнется во второй половине 2026 года.
