Для любителей ПЛИС-ов, ASIC-ов, архитектуры и микроархитектуры — еще про семинары и про конвейеры12.10.2016 10:03

Коллеги: как вы возможно уже знаете, компания Imagination Technologies (известная как разработчик GPU внутри Apple iPhone + продолжатель культового проекта Стенфорд/MIPS) вместе с РОСНАНО+МИСиС+МГУ+МФТИ+МИЭТ в Москве, ИТМО в Питере и киевских активистов из КПИ и КГУ — проводит серию семинаров по разработке микросхем и программированию встроенных микропроцессоров. Самый ближайший из этих семинаров будет уже на следующей неделе (18–20 октября в Алма-Ате). В этом посте — текущее почасовое расписание семинаров и немножко эстетичных изображений конвейеров встроенных микропроцессорных ядер, о длине, максимальной частоте и энергопотреблении которых мы немножко поговорим во время семинаров.

Итак расписания:

Сначала Алма-Ата.

18–20 октября 2016 — Алма-Ата, Казахский национальный технический университет имени К.И. Сатпаева.
Главный организатор — Кафедра автоматизации и управления.
Емейл для регистрации на комбинированный семинар по MIPSfpga и Connected MCU — seminar-kazntu@silicon-kazakhstan.com.

Алма-атинцы попросили сделать семинары на английском, посему вот вам расписание трехдневных семинаров на английском:

Даты и контактная информация про семинары в России и Украине приведена в посте Микросхемы с разных сторон: семинары Nanometer ASIC, MIPSfpga и Connected MCU в России, Украине и Казахстане. Кратко:

• 18–20 октября 2016 — Алма-Ата, КазНИТУ — MIPSfpga и Connected MCU — seminar-kazntu@silicon-kazakhstan.com
• 24 октября 2016 — Москва, МГУ — MIPSfpga и немного Connected MCU — seminar-msu@silicon-russia.com
• 25 октября 2016 — Долгопрудный, МФТИ — MIPSfpga и немного Connected MCU — seminar-mipt@silicon-russia.com
• 26 октября 2016 — Зеленоград, МИЭТ — MIPSfpga и немного Connected MCU — seminar-miet@silicon-russia.com
• 27 октября 2016 — Москва, компания Наутех (ООО «Наукоемкие Технологии») — MIPSfpga и немного Connected MCU — seminar-nautech@silicon-russia.com
• 28 октября — серия докладов на конференции SECR в Москве по тематике, связанной с семинарами Imagination Technologies и Наутеха
• 31 октября — 1 ноября 2016 — Москва, МИСиС / ФИОП РОСНАНО / eNANO — Nanometer ASIC — Yulia.Osaulets@rusnano.com, можно с копией на seminar-misis@silicon-russia.com
• 2 и 3 ноября 2016 — Санкт-Петербург, ИТМО — Nanometer ASIC — seminar-itmo-nanometer-asic@silicon-russia.com
• 7 ноября 2016 — Санкт-Петербург, ИТМО — MIPSfpga и немного Connected MCU — seminar-itmo-mipsfpga@silicon-russia.com
• 9 и 10 ноября 2016 — Киев, КПИ / Lampa / Belka — Nanometer ASIC — seminar-kpi-nanometer-asic@silicon-ukraine.com
• 11 ноября 2016 — Киев, КПИ / Lampa / Belka — MIPSfpga и немного Connected MCU — seminar-kpi-mipsfpga@silicon-ukraine.com
• 12 ноября 2016 — Киев, КПИ / Lampa / Belka — Хакатон по MIPSfpga — hackathon-kpi@silicon-ukraine.com

Предварительное расписание однодневных семинаров по MIPSfpga в МГУ, МФТИ, МИЭТ, ИТМО и КПИ стоит ниже. В конце стоит инфо про возможный дополнительный день, который теоретически может возникнуть в МГУ в дополнение к текущему расписанию:

Про семинар Nanometer ASIC недавно пост уже был (habrahabr.ru/post/311662) и будет еще один, так как к семинару может быть сделано добавление. Текущее расписание — http://edunano.ru/doc/6335690702352234538.

А теперь несколько диаграмм конвейеров встроенных микропроцессорных ядер, оптимизированных под разный баланс производительности, максимальной тактовой частоты и энергопотребления. Об этом мы поговорим немного в каждом из семинаров:

Короткий конвейер, невысокая максимальная тактовая частота, зато низкое энергопотребление:

Конвейер чуть длиннее, зато максимальная тактовая частота повыше:

А вот процессор оптимизированный на эффективность (достаточно высокая производительность при невысоком энергопотреблении):

Оптимизирован на скорость: суперскаляр с OoO:

До встречи!

Комментарии (1)

• Alexeyslav

  12 октября 2016 в 09:57

  0

  ↑

  ↓

  Чайка на КДПВ супер!