Представлены спецификации открытой платформы CCIX 1.0 для согласованной работы любых процессоров, ускорителей и памяти
Стартовавший два года назад проект открытой платформы CCIX для согласованной работы на общей плате (либо в ближайшем окружении) любых процессоров, ускорителей и памяти прошёл важнейший этап в своём развитии — вышли финальные спецификации версии 1.0. На практике это означает, что производители могут начать производство совместимых решений и нас ожидает появление интересной продукции. Опытные ключевые элементы платформы уже создаются, например, компании TSMC, Xilinx, ARM и Cadence в первом квартале представили цифровой проект 7-нм моста-переключателя для работы в составе платформы CCIX, производство которого стартует нынешней осенью.
Инициаторами проекта CCIX (Cache Coherent Interconnect for Accelerators) стали семь компаний — это AMD, ARM, Huawei, IBM, Mellanox, Qualcomm и Xilinx. Платформа родилась для снижения задержек в случае организации гетерогенных (разнородных) вычислений, ярким примером чему служат GPGPU-вычисления на платформах AMD или NVIDIA. Для нового уровня производительности, который ожидается от новых поколений баз данных, ИИ, Больших Данных, облачных сервисов и прочего, ускорители и процессоры в одной платформе должны уметь пересылать и согласовывать промежуточные данные в своих кэшах. При этом всё должно работать прозрачно для программистов, чтобы платформа и заложенные в её основу принципы распространились как можно быстрее и шире.
Всё сказанное выше реализовано в спецификациях CCIX Base Specification 1.0. Создана уникальная «парадигма» программируемой разделяемой виртуальной памяти для согласованного кэша (cache coherent shared virtual memory), когда данные в кэшах процессоров и ускорителей только на базе протокола CCIX и без драйверов могут пересылаться между компонентами на разных архитектурах и разных производителей. Для передачи данных при этом достаточно одного указателя вместо достаточно сложной и длительной классической процедуры DMA (прямого доступа к памяти).
Для обмена данными между подсистемами и кэшем используются линии и физический слой PCI Express 4.0 с пропускной способностью до 16 гигатранзакций/с на одну линию. Сверх того предусмотрен режим, когда скорость обмена повышается до 25 гигатранзакций/с на одну линию. Физический уровень и протокол это поддерживают, но для этого необходима поддержка режима ESM (Extended Speed Mode) каждым из устройств при обмене.
